24小時聯系電話:18217114652、13661815404
中文
技術專題
集成電路設計抗混疊濾波器
混疊是數字攝影中的一種眾所周知的現象，但它也出現在模數轉換中。在進行集成電路設計發生混疊時，你要采樣的信號似乎具有恒定的電平，即，你無法觀察到振蕩。當采樣周期等于振蕩周期時，會發生這種情況，并且采樣設備只會可靠地測量固定信號。根據模擬信號的諧波含量和系統速度，可以通過幾種方式解決此問題。
抗混疊濾波器設計要點
抗混疊濾波器實際上是放置在模數轉換器（ADC）的輸入上的低通濾波器。理論上，任何類型的具有單位增益的有源低通濾波器都可以用作抗混疊濾波器。任何抗混疊濾波器設計都旨在從要采樣的信號中去除高頻成分，以防止混疊。這樣，抗混疊濾波器設計的目標是將濾波器的-3 dB截止頻率設置為等于采樣頻率的一半。
對具有特定中心頻率的模擬信號進行采樣時，如果采樣頻率小于中心頻率的兩倍，則會發生混疊。換句話說，如果信號的中心頻率大于采樣頻率的一半，則將發生混疊，ADC將錯誤地檢測到低混疊頻率信號，而不是檢測輸入的高頻信號的所需中心頻率。在發生混疊的情況下，ADC將輸出一系列數字脈沖，這些數字脈沖將對頻率等于采樣率與中心頻率之差的信號進行量化。系統可以防止混疊的特定采樣頻率稱為奈奎斯特頻率。
下圖顯示了檢測到的信號的精度與采樣率之間的關系。只要你的采樣率足夠高（超過信號頻率的兩倍），你就可以始終以高精度檢測信號。只要不增加噪聲水平，量化就會變得更加準確。這里的權衡是ADC使用更多的功率，因此產生更多的熱量。隨著采樣率的增加，信號采樣的準確性。
正弦與任意模擬信號
如果要采樣理想的正弦波，則抗混疊濾波器的唯一工作就是消除噪聲。你實際上是在嘗試對單個正弦頻率進行采樣，并且只需要將采樣率設置為至少是信號頻率的兩倍即可。此時，你的主要考慮因素應該是使用具有正確分辨率的設備并消除噪聲，以防止量化誤差。
如果你正在處理任意模擬信號，例如用于光纖無線電的RF脈沖或用于激光驅動器電路的電壓脈沖，則你的應用程序可能需要對信號進行采樣，作為反饋環路或信號調節環路的一部分。任意信號都包含諧波分量，這些諧波分量會散布在很寬的頻譜上，并且頻率成分可能會超過奈奎斯特頻率。這意味著你嘗試在奈奎斯特頻率以上采樣的任何頻率內容都會引起混疊。輸入信號量化后，數字輸出將反映原始輸入的失真形式。
下圖說明了采樣和混疊的問題。該圖顯示了任意信號的頻譜（紅色曲線）。請注意，采樣率（fs）設置為高于頻譜末尾。但是，奈奎斯特頻率（采樣率的一半）落在頻譜的中間。低于奈奎斯特頻率的任何頻率分量都可以被精確采樣，而所有更高階的頻率將被混疊，并被ADC錯誤地解釋為低頻分量。
有兩個選擇可防止數字化輸出無法準確反映輸入模擬信號：
1、增加采樣率，以使奈奎斯特頻率大于頻譜的結尾。由于任意信號的頻率內容都延伸到無窮大，因此你無法將采樣率提高到無窮大。另一個選項是選擇需要采樣的合適的最大頻率。
2、你應該使用抗混疊濾波器來刪除所有大于奈奎斯特頻率的頻率成分。
第二點應說明抗混疊濾波器的優點。抗混疊濾波器只是將截止頻率（即-3 dB頻率）設置為奈奎斯特頻率的低通濾波器。該濾波器會濾除輸入信號中的任何更高階頻率內容，因為會混疊任何高于奈奎斯特頻率的頻率。通過從信號中去除這些頻率，ADC現在可以采樣剩余的諧波含量，而不會產生虛假的低頻誤差。
集成電路設計用于ADC的抗混疊濾波器
抗混疊濾波器通常設計為使用低噪聲運算放大器的高階有源濾波器。目的是設計一個在通帶內具有統一增益的濾波器，并將-3 dB截止頻率設置為精確等于奈奎斯特頻率，而奈奎斯特頻率又是預期采樣率的一半。如果你使用的是可調ADC，則始終將-3 dB截止設置為與奈奎斯特頻率相對應，以獲得你打算在系統中使用的最小采樣頻率。
抗混疊濾波器的設計主要是針對有源濾波器的傳遞函數進行設計。這就像選擇寬帶運算放大器并將低通RC濾波器連接到同相輸入一樣簡單。稍微高級一點的集成電路設計是使用更高階的濾波，因為它將在Bode圖中的-3 dB點之外提供更強的滾降。
如果你的信號鏈具有較高的本底噪聲，則可以始終提高采樣率以將噪聲擴展到更大的帶寬，然后將信號通過具有所需截止頻率的抗混疊濾波器。這是使用ADC和抗混疊濾波器處理噪聲信號的一種方法。
這也使你可以使用具有較低截止頻率的抗混疊濾波器以及具有可調采樣率的ADC。如果本底噪聲過高，則可以提高采樣率，同時將截止頻率保持在原始值。噪聲在更寬的帶寬上的擴散降低了傳播到ADC輸出的噪聲電平，從而降低了量化誤差并允許使用更高的分辨率。
上海韜放電子提供專業的集成電路設計服務，如果您有這方面的需求，請與我們聯系。