24小時聯系電話:18217114652、13661815404
中文
公司新聞
芯片設計人員必須重新考慮 AI 的低功耗
芯片設計人員必須重新考慮 AI 的低功耗
隨著工藝幾何尺寸的擴展和對低功率器件的指數級需求，功率挑戰愈演愈烈，隨著用例的發展，低功率設計成為人們關注的焦點。
在公司不斷為便攜式手持設備創新新特性和功能的同時，他們還專注于最大限度地降低功耗以延長電池壽命（這是消費者的一個重要差異化因素）。由于智能手機的廣泛應用，這些移動設計挑戰是眾所周知的。
電源效率對于插入式產品也越來越重要，因為它會影響構建系統和運行系統的總體成本。
人工智能帶來前所未有的挑戰
設計人員現在必須面對的低功耗領域的最新挑戰是 AI 芯片，尤其是那些用于高性能計算 (HPC) 應用的芯片。雖然它們沒有與傳統移動設備相同的限制，例如電池壽命和便攜性，但由于更小、更密集、更新穎的架構和制造工藝的物理特性，實施 AI 會帶來新的電源挑戰。雖然性能、功耗和面積 (PPA) 的傳統圣杯仍以對盡可能最高性能的需求為主導，但現在性能實際上受到功耗的限制。要向芯片的每個部分可靠地供電而不必擔心散熱會影響芯片的可靠性并導致熱失控，這變得極其困難。
高級 AI 芯片的功率影響會對整體功能、可制造性、成本和可靠性產生重大影響。因此，設計團隊必須開始使用更加節能的方法，以及復雜的功耗分析技術和工具。
漏電是一個持續的挑戰
低功耗設計就是要降低集成電路 (IC) 的整體動態和靜態功耗。動態功率包括開關功率和短路功率，而靜態功率是器件不活動時流過晶體管的漏電流或電流。
泄漏功率是設計團隊在 90 至 16 納米工藝幾何尺寸范圍內的主要關注點，因為與其對應的泄漏功率（85-95%）相比，動態功率微不足道（僅 10-15%）。一旦行業轉向 16 至 14 納米，動態功率就變得比泄漏功率更占優勢。
然而，現在隨著我們轉向 7、5 和 3nm 等工藝節點以及類似于“全門”實施的架構，泄漏再次成為一個問題。今天，設計團隊正在探索過去設計中擱置的選項，以盡可能提高設計的功率和性能。降低高級節點余量的必要性已經討論了一段時間，但實際對此做些什么的能力分散在設計過程的不同部分。雖然解決當今問題的技術和技術是眾所周知的，但我們才剛剛開始真正了解它們的使用精度。
仿真很關鍵
動態功耗分析和優化的最關鍵組成部分是矢量的質量。矢量質量由 SoC 在真實系統中工作時看到的真實活動定義。如上所述，傳統的功耗分析過程涉及與 SoC 架構師進行核對，以確定用于功耗分析和優化的向量。這是一個不一定涵蓋所有方面和場景的碰碰運氣的活動。
為了能夠準確預測 SoC 將消耗的功率量，設計人員需要將設備置于真實的測試平臺下，以了解它們將如何使用。可用于運行實時應用程序的最佳系統稱為仿真。
運行 AI 芯片功耗分析所涉及的大量數據需要高性能工具。即使在模擬器上運行應用程序幾秒鐘，生成的數據也是海量的（數百 GB 由數萬億或數十億個時鐘周期組成）。為了幫助解決這個問題，仿真系統中的功率分析確定了功率分析感興趣的窗口，并將窗口從數十億到數百萬再到數千，這使得仿真系統的功率分析更加實用。
此外，在設計在移動芯片設計中不占主導地位的 AI 芯片時，出現的新第三維度是溫度。在早期階段通過仿真生成熱圖對于整個設計過程變得更加重要。
在 AI 芯片的低功耗設計方面，采用新的方法和工具對于創建一個由來自不同學科的設計專業人士組成的緊密交織的團隊至關重要。